Requested Patent:

JP2024584A

Title:

PREPARING METHOD OF TEST PATTERN;

Abstracted Patent:

JP2024584;

Publication Date:

1990-01-26;

Inventor(s):

KATO JUNKO;

Applicant(s):

NEC CORP;

Application Number:

JP19880175811 19880713;

Priority Number(s):

IPC Classification:

G01R31/28; G06F9/06; G06F11/22; G06F15/20; G06F15/60;

Equivalents:

ABSTRACT:

PURPOSE:To prepare a test pattern efficiently by <u>altering</u> the conditions at the time of generation of a pattern automatically while watching the situation of the generation.

CONSTITUTION:After a group 2 of conditions on the specification of a sphere of assuming an object fault of a logic circuit 1, the setting of a fixed value of a pin, etc. are inputted in a stack in a condition discriminating process 3, an arbitrary condition out of them is set in a condition setting process 4 and a test pattern input 8 is generated according to this condition in a pattern generating process 5. For this input 8, fault simulation is conducted in a fault simulation process 6. As the result, a judgement as to whether switching should be made over to pattern generation according to another condition of the condition group 2 or not is made in a condition shift judging process 7, with a rate of detection used as a criterion of judgement, for instance. When the condition is switched over, a return is made to the condition setting process 4 and the pattern generation is continued. By repeating the above operations until satisfaction is found, a test pattern 9 is prepared.

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-24584

Dint. Cl. 5	識別配号	庁内整理番号	40公開	平成 2年(1990) 1月26日
G 01 R 31/28 G 06 F 9/06 11/22 15/20 15/60	4 3 0 G 3 1 0 B D 3 6 0 D	7361-5B 7368-5B 7230-5B 8125-5B 6912-2G G(01 R 31/28 求 未請求 間	Q 青求項の数 1 (全3頁)

9発明の名称 テストパターン作成方法

②特 顧 昭63-175811 ②出 願 昭63(1988)7月13日

⑩発 明 者 加 藤 純 子 東京都港区芝 5 丁目33番 1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明細型

発明の名称

テストパターン作成方法

特許請求の範囲

・発明の詳細な説明

〔産業上の利用分野〕

本発明はテストパターン作成方法に関し、特に パターン発生の状況をみながら、その発生時の 条件を自動的に変更することにより、効率よく テストパターンの作成を行うテストパターン作成 方法に関する。

〔従来の技術〕

従来のテストパターン作成方法においては、 ある特定な条件の下でテストパターン入力を発生 させ、故障シミレーションを行って評価し、必要 があれば条件を変更してテストパターン発生を 再実行し、満足するテストパターンが得られるま で、上記の工程を繰り返す方法が取られていた。 〔発明が解決しようとする課題〕

上述した従来のテストパターン作成方法は、 一回の実行ごとにパターン発生の効率を評価し、 条件変更を検討するため、特に大規模回路で一回 の実行が長時間になる場合、効果の薄い条件で 実行を続けてしまうという欠点がある。

また、条件を小刻みに変えてテストしたい場合 などでは、その条件毎に実行時間を分割して別々 に実行を行う必要があるという同題点がある。

. 本発明の目的は、パターン発生の状況を見なが 5 発生時の条件を自動的に変更することにより、 効率よくテストパターンを作成するテストパター ン作成方法を提供することにある。

(課題を解決するための手段)

本発明のテストパターン作成方法は、論理回路 のテストパターン作成方法において、外部から 指定されたテストパターン発生時の条件群を条件 スタックに取り込む条件識別工程と、前記条件 識別工程により譲別された条件のうちの任意の 条件を設定する条件設定工程と、前記条件設定 工程により設定された条件により自動的にテスト パターン発生を行うパターン発生工程と、前記 パターン発生工程により発生したテストパターン の故障シミュレーションを行う故障シミュレー ション工程と、前記故障シュミレーション工程の 結果により前記条件識別工程と他の条件による

パターン発生への移行を判定する条件移行判定 工程とを含んで構成されている。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1因は木発明の一実施例の流れ図である。 **論理回路1に対するテストパターン発生におい** て、対象故障を仮定する範囲指定やピンの固定値 設定などのパターン発生時の条件群2.を条件識別 工程3でスタックに入力したのち、そのうちの 任意の条件を条件設定工程4で設定し、その条件 によりパターン発生工程5によりテストパターン 入力8を発生する。このテストパターン入力8に 対し、故障シミュレーション工程6で故障シミュ レーションを行う。この結果、例えば検出率を 料定基準として条件群2の他の条件によるパター ン発生に切り変えるか否かの判定を条件移行判定 工程でで行い、条件を切り変える場合は条件設定 工程4に戻りパターン発生を続ける。以上を消足 のいくまで繰り返すことにより、テストパターン

ては、シミュレーション時間、検出率などがあ

第2図は条件設定工程の一実施例のプログラム である。初回の条件設定時には条件群をすべて条 件スタックに格納し、条件を一つ取り出してバタ ーン発生工程で参照できる形式に設定する。いっ たん、故障シミュレーションが行われた時点以降 の条件設定時には、条件以降フラグが立っている 時は条件スタックから次の条件を取り出して設定 し直し、スタックが空になった時はパターン発生 終了フラグを立てる。また、条件以降フラグが立 っていない時は何もしない。

ここでは条件をすべて設定し終えたらパターン 発生を終了する。スタックによる実施例を述べた が、条件を繰り返し設定し続けることのできる ようにアログラムコントロールによる実行も可能 である.

第3団は桑件移行判定工程7の流れ図である。 故障シミュレーション6の結果、満足のいくバ

9を作成する。設定条件の切り変え判定基準とし、ターン発生ができた時、あるいは終了条件を満た した時、桑件移行フラグを立て、それ以外の時は 条件移行フラグをオフにする.

(発明の効果)


以上説明したように、本見明はパターン発生の 状況を見ながら発生時の条件を自動的に変更する ことにより、効率よくテストパターンを作成する という効果を有する。

図面の簡単な説明

第1図は本発明の一実施例の流れ図、第2図は 条件設定工程の処理概要図、第3回は条件移行 料定工程の流れ図である。

1 …… 論理回路、2 … … バターン発生条件群、 3 … … 条件體別工程、4 … … 条件設定工程、5 … ∵ … パターン発生工程、 6 … … 故障シミュレーショ ン工程、7……条件移行判定工程、8……テスト パターン入力、9……テストパターン。

> 代理人 弁理士 内 原



4.